Najnowszy węzeł Intela 18A produkuje fale w branży półprzewodnikowej, przewyższając konkurentów TSMC N2 i Samsung SF2 w klasie Performance.
Węzeł 18A Intela osiągnął wynik wydajności 2,53, przewyższając wynik TSMC N2 wynoszący 2,27 i wynik Samsunga SF2 wynoszący 2,19. To pozycjonuje Intel jako lidera w kategorii Performance 2NM. Najwyższa wydajność Intel 18A przypisuje się jej innowacyjnym funkcjom, w tym jako pierwszym węzłem, który zawiera tylną sieć zasilania (BSPDN).
BSPDN znacznie zwiększa wydajność węzła poprzez poprawę wydajności układu, wykorzystania komponentów, odporności na połączenie i wydajność energii ISO. W szczególności BSPDN zwiększa wydajność układu i wykorzystanie komponentów o 5-10%, obniża oporność połączeń i zwiększa wydajność energii ISO nawet o 4%. Osiąga się to poprzez znaczny spadek odporności wewnętrznej w porównaniu do tradycyjnego routingu energii front-end.
W porównaniu do swojego poprzednika, Intel 3, proces 18A zapewnia 15% poprawę wydajności na wat i osiąga 30% wzrost gęstości tranzystorowej. Postępy te podkreślają postęp Intela w technologii półprzewodnikowej, dzięki czemu węzeł 18A jest wysoce konkurencyjny.
Węzeł Intel 18A zawiera projekt Ribbonfet, który wprowadził produkcję ryzyka. Według Intela, ten etap obejmuje testowanie stresu produkcji objętości przed zwiększeniem większej objętości w drugiej połowie 2025 r. Wskazuje, że oczekuje się, że produkcja o dużej objętości pojawi się wkrótce potem, oznaczając znaczący kamień milowy dla węzła.
Węzeł 18A pokazuje również znaczną poprawę skalowania SRAM. Komórki SRAM o wysokiej wydajności zmniejszyły się do 0,023 µm², a komórki o wysokiej gęstości do 0,021 µm², wykazując znaczną poprawę skalowania. Postępy te odzwierciedlają współczynniki skalowania odpowiednio 0,77 i 0,88 i kwestionują wcześniejsze założenia, które SRAM Skaling się rozegrał.
Innowacyjne podejście Powervia innowacyjne Intela dodatkowo zwiększa możliwości węzła. Poprzez rozluźnienie zasilania do obwodów I/O, kontroli i dekodera, takie podejście uwalnia obszar komórek bitowych z zasilaczy czołowych, co powoduje gęstość makro bitową 38,1 mbit/mm². To pozycjonuje Intel do rywalizacji węzła N2 TSMC pod względem gęstości.
Węzeł 18A ma być zawarty w Panther Lake Process, które mają zostać testowane pod koniec 2025 r. I przesyłki na początku 2026 r. To nadchodzące wdrożenie podkreśla gotowość węzła do integracji z procesorami Nowej Generacji Intela, obiecując zwiększoną wydajność i wydajność dla przyszłych aplikacji obliczeniowych.
