Naukowcy z imec zaprezentowali hybrydową architekturę pamięci NAND-DRAM opartą na technologii urządzeń ze sprzężeniem ładunkowym (CCD), która ma na celu poprawę szybkości pamięci i opłacalności. Ta innowacyjna architektura 3D CCD rozwiązuje problem wąskiego gardła w postaci „ściany pamięci” w przetwarzaniu sztucznej inteligencji, gdzie jednostki przetwarzające, takie jak procesory graficzne, doświadczają opóźnień w oczekiwaniu na dane z powodu niewystarczającej przepustowości pamięci.
Konstrukcja łączy szybkość i możliwość ponownego zapisu pamięci DRAM z gęstością pamięci NAND, odróżniając ją od konwencjonalnych układów płaskich komórek pamięci polegających na ułożeniu komórek pamięci pionowo. Podejście to naśladuje architekturę 3D NAND i oferuje potencjalne korzyści, w tym zmniejszone wycieki i lepszą efektywność kosztową dzięki większej gęstości komórek pamięci.
Technologia CCD, tradycyjnie stosowana w aparatach cyfrowych, została dostosowana w celu ulepszenia systemów pamięci. Prototyp firmy imec wykorzystuje tlenek indu i galu cynku (IGZO) zamiast krzemu, co zapewnia takie korzyści, jak lepsza retencja danych i mniejsze zużycie energii. Prototyp osiągnął prędkość przesyłu ładunku przekraczającą 4 MHz, chociaż obecnie zawiera ograniczoną liczbę ułożonych warstw.
Imec projektuje, że architektura 3D CCD mogłaby być skalowana podobnie do NAND, przy czym dostępne na rynku chipy przekraczają obecnie 200 warstw. Architektura została zaprojektowana z myślą o dostępie do danych na poziomie bloków, optymalizując wydajność dla nowoczesnych obciążeń AI w porównaniu z adresowalną bajtowo pamięcią DRAM. „W przeciwieństwie do adresowalnej bajtowo pamięci DRAM, nasze urządzenie 3D CCD zostało zaprojektowane tak, aby zapewniać dostęp do danych na poziomie bloków, co jest lepiej dostosowane do współczesnych obciążeń AI” – powiedział Maarten Rosmeulen, dyrektor programowy ds. pamięci masowej.
Plany na przyszłość pozycjonują tę architekturę jako urządzenie CXL typu 3, ułatwiające komunikację między procesorami graficznymi, procesorami i akceleratorami zgodnie ze standardami branżowymi. Należy stawić czoła kilku wyzwaniom, w tym zarządzaniu temperaturą, skalowalności warstw i integracji prototypu ze światem rzeczywistym. Jeśli jednak ta architektura pamięci się powiedzie, może znacznie obniżyć koszty związane z pamięcią DRAM w infrastrukturze sztucznej inteligencji.
Trwające badania Imec mogą doprowadzić do ustanowienia nowej kategorii architektur pamięci, które przewyższają obecne projekty, wskazując obiecującą przyszłość postępu w technologii pamięci.
